• <xmp id="y4ogs"><nav id="y4ogs"></nav>
    <nav id="y4ogs"></nav>
    <nav id="y4ogs"><code id="y4ogs"></code></nav><dd id="y4ogs"></dd>
  • <xmp id="y4ogs"><nav id="y4ogs"></nav>
    基于FPGA的雷達A式顯示電路設計
    所屬分類:技術論文
    上傳者:aetmagazine
    文檔大?。?span>823 K
    標簽: 現場可編程邏輯芯片 IP核 雷達視頻
    所需積分:0分積分不夠怎么辦?
    文檔介紹:為了實現對雷達顯示技術的優化與升級,設計實現了一種基于FPGA的雷達A式顯示電路,采用FPGA集成雷達顯示IP核實現雷達前端信號的采樣、處理及顯示。該設計利用FPGA芯片龐大的可編程邏輯單元以及豐富的成熟IP核的優勢,實現了單片邏輯芯片實現雷達輸入信號的接收、采樣、變換以及顯示的功能,簡化了以往雷達顯示電路的硬件結構,降低了信號的顯示延遲,整體提升雷達顯示性能。同時該設計可以通過進一步修改內部IP核實現其他雷達顯示方式,使其具備硬件設備的通用性和可擴展性。
    現在下載
    VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。
    日本一级婬片免费看
  • <xmp id="y4ogs"><nav id="y4ogs"></nav>
    <nav id="y4ogs"></nav>
    <nav id="y4ogs"><code id="y4ogs"></code></nav><dd id="y4ogs"></dd>
  • <xmp id="y4ogs"><nav id="y4ogs"></nav>